要查看有关面组配对或元件配对的违规的详细信息
1. 单击
“分析”(Analysis) >
“电气间隙”(Electrical Clearance)。
“间隙和漏电距离”(Clearance and Creepage) 对话框打开。
2. 单击“面组-元件对”(A quilt-component pair)。
3. 单击“信息”(Info) > “面组/元件对违规”(Quilt/Component Pair Violations)。“面组/元件对违规”(Quilt/Component Pair Violations) 对话框随即打开。会显示两个元件或两个面组间最新的Clearance and Creepage Analysis结果。该对话框包括以下区域：
◦ “网络 1”(Net 1) 和“网络 2”(Net 2) – 如果两个面组或元件是任意网络的成员，则显示网络的名称。同时还会显示违规路径起点和终点的元件或面组的名称。
◦ 间隙 (Clearance) – 显示间隙分析的阈值距离。如果在间隙分析中报告违规，还会显示违规距离。
◦ 漏电距离 (Creepage) – 显示漏电距离分析的阈值距离。如果在漏电距离分析中报告违规，还会显示违规距离。
4. 从“间隙”(Clearance) 或“漏电距离”(Creepage) 下的违规表中选择一条违规路径。
◦ 选定违规路径在图形窗口中显示为一条红色的粗线。
◦ 路径起始点和终止点所在的曲面将突出显示显示。
◦ 违规表中的其它所有路径在图形窗口中显示为红色。
5. 单击“放大”(Zoom In)。选定违规路径显示在图形窗口中。
6. 单击“信息”(Info)。面组对或元件对的违规报告出现在“信息窗口”(INFORMATION WINDOW) 中。